Algunos estudios en la literatura como \cite{Etinski_2010}, \cite{Rountree_2012}, \cite{Costa_2015}, plantean el uso de la técnica de voltaje dinámico y escalamiento en frecuencia (DVFS) o sus variaciones, como una de las alternativas para mitigar el consumo energético desde el punto de vista del hardware. Sin embargo, este escenario tiene como principal desventaja el aumento en los tiempos ejecución de las aplicaciones como lo expone \cite{Etinski_2012}.

Desde el punto de vista del software los planteamientos van desde la propuesta de nuevos algoritmos para planificación de tareas o modificaciones de los ya existentes, hasta el desarrollo de nuevos lenguajes y modelos de programación paralelos como CUDA, OmpSs, OpenCL, Pthreads \cite{Yang_2011}, \cite{DURAN_2011}. Adicionalmente estudios acerca de como la planificacion y los lenguajes de prgramacion controlan el acceso de las aplicaciones a los recursos de hardware disponibles e influyen en el rendimiento y consumo energético de las plataformas, al momento de acelerar la ejecución de las aplicaciones \cite{Balladini_2011}.

Los planteamientos mencionados con anterioridad, son quizás los mas reportados y populares de la literatura, sin embargo no son los únicos. Por ejemplo \cite{Burtscher_2010}, \cite{Subotic_2015}, proponen el analísis estático y dinámico de las aplicaciones para controlar el hardware según las invocaciones y cargas de trabajo dentro del código fuente de las aplicaciones; por otra parte, el uso de metaheuristicas e inteligencia artificial para implementar planificación de tareas \cite{Page_2005}, \cite{Izakian_2009}, \cite{Rafsanjani_2012}; la identificacion y ajuste de las configuraciones para compiladores empleados en cómputo de alto de desempeño como lo plantean las referencias \cite{Bacon_1994},\cite{Hsu_2003}.

Finalmente recientes propuestas como las de \cite{Lin_Shi_2009}, \cite{Gupta_2009}, \cite{Duato_2011}, \cite{Lama_2013}, \cite{Laccetti_2014}, describen el ambiente de ejecución y virtualización de unidades de procesamiento gráfico para permitir su acceso a lo largo de las plataformas de computo de alto rendimiento.

Existen otras alternativas más que pueden ser consultadas y profundizadas en los reportes de estado del arte en \cite{Liu_2010}, \cite{Hoefler_2010}y \cite{Liu_2010}.

Como puede verse a grandes razgos, se han propuesto muchos enfoques para atacar la problemática. Sin embargo con el proposito de contextualizar el presente trabajo de investigación, presentamos concretamente los trabajos de \cite{Chiesi_2015}, \cite{Li_2015}, en los cuales se plantea en concreto la planificacioón de tareas orientado a manejo de aceleradores gráficos. Con ellos puede verse que este enfoque es bastante reciente y su uso sobre unidades de procesamiento gráficos embebidas empieza a tomar interes.

Finalmente los estudios sobre procesadores de bajo consumo como los de \cite{Freeh_2007},\cite{Etinski_2012}, \cite{Laurenzano_2014}, hacen ver este tipo de arquitecturas como una alternativa para incrementar la eficiencia energética en sistemas de cómputo de alto rendimiento